當前位置:首頁>行業資訊>技術應用>資訊內容

    一種高效穩定的LDO線性穩壓器設計

    發布日期:2017-10-18 來源: 本網 查看次數: 10778 

    核心提示:  近年來,隨著各種尖端技術的不斷融合以及人們對于技術物質需求的日益提高,便攜式電子產品得到了飛速發展和廣泛普及,已經成為人們日常生活中不可缺少的一部分。因此,高性能、高效率、低成本的電源管理解決方案已經成為一項備受關注的技術關鍵和技術挑戰。而低壓差(LDO)線性穩壓器以其低噪聲、高PSRR、微功耗和極低的成本,已經成為競爭力的電源方案之一?! 鹘y的LDO線性穩壓器在負載電流增大或輸出電容的

      近年來,隨著各種尖端技術的不斷融合以及人們對于技術物質需求的日益提高,便攜式電子產品得到了飛速發展和廣泛普及,已經成為人們日常生活中不可缺少的一部分。因此,高性能、高效率、低成本的電源管理解決方案已經成為一項備受關注的技術關鍵和技術挑戰。而低壓差(LDO)線性穩壓器以其低噪聲、高PSRR、微功耗和極低的成本,已經成為**競爭力的電源方案之一。

      傳統的LDO線性穩壓器在負載電流增大或輸出電容的等效串聯電阻發生變化時經常會遇到穩定性變差的問題。針對這個問題,本文闡述了一種準確且穩定的4.2V轉為2.5V輸出的LDO線性穩壓器的設計,該設計能夠有效解決LDO線形穩壓器環路系統的穩定問題以及其他一些諸如失調和噪聲的問題。

      2系統框架顯示了本設計的整體系統框圖,采用PMOS型功率傳輸管架構。

      流置路電fe電這是因為PMOS線性穩壓器具有比開關穩壓器更小的輸出噪聲和輸出紋波,比NMOS穩壓器更低的差電壓。整個系統包括誤差放大器,高電流效率緩沖電路(可以改善電流效率和環路穩定性),帶隙基準源以及其修正電阻網絡(用于修正由于內部電阻失調而造成的基準電壓偏差),熱關斷保護電路,限流保護電路和偏置電流電路。根據運放閉環系統,可得到輸出為2.1頻率補償改進傳統LDO線性穩壓器的主要問題就是當負載電流增加時輸出端極點的位置會被推向更高的頻率,而其他極點基本保持不變,造成系統穩定性變差,并且也會限制在控制環路穩定情況下的*大負載電流。為了解決這個問題,在設計中應用了一種改進型密勒補償和高電流效率的緩沖電路。

      如所示誤差放大器由NMOS晶體管Mn1 -Mp5組成,采用了共源共柵結構以獲得更高的環路增益,從而得到良好的負載調整率、線性調整率和高電源抑制比。

      本設計環路系統的具體電路實現圖而晶體管Mn6 -Mp11組成高電流效率的緩沖電路。它能夠檢測到流經PMOS功率傳輸管的輸出電流并按照一定的比率將電流反饋到穩壓器的轉換速率限制端。在高負載電流的情況下,輸出負載電流信號會被電路檢測而使反饋電流Ib增大。從而流過源跟隨器的電流也會被增大,這樣所增加的電流能使源跟隨器的輸出阻抗大大減小,從而使其輸出端的寄生極點推向更高的頻率。

      另外,將補償電容的B端接在輸出級的輸出端,另一端A接在**級中共柵放大器Mn4中的源端。從**級放大的輸出端D往A點看就像是加入了一個源跟隨器,從而阻止了B點到**級輸出端D點的前饋電流,消除了右半平面零點的影響并有效改善了穩定性。

      2.2帶隙基準源傳統帶隙基準源有關輸出噪聲的主要問題就是兩個PN結之間的電壓差AVEB必須要乘以一個倍乘系數M,從而實現溫度系數的一階補償。但是兩個PN結之間的電壓差AVEB的噪聲也會被乘以一個同樣的倍乘系數M,這勢必會導致帶隙基準的輸出噪聲存在一個所不期望出現的增加值。在本設計中,運用一種隨機噪聲的基本概念來實現比傳統帶隙基準更低的輸出噪聲。這個概念的原理就是用幾個AVEB電壓的求和來替代將AVEB電壓乘以一個倍乘系數0.利用這種方法,輸出噪聲的結果可以表示為發射極-基極電壓的內部噪聲;Vn――AVEB電壓的內部噪聲;M補償溫度系數所需要的增益因數。

      顯示了本設計中低噪聲拓撲結構的帶隙基準源的具體電路。它包括了啟動電路、偏置電流電路、AVEB電壓產生電路以及一個低通濾波器。為了改進電路中CMOS放大器的性能,我們利用斬波穩定放大器63來減小放大器的1/f噪聲和失調電壓,*終可得到的基準電壓為1.2V. 2.3熱關斷保護電路如所示,雙極型晶體管的發射極基極電壓與VT產生器的輸出電壓分別具有負和正的溫度系數。由于兩個比較器的輸入電壓Vd,Vd都與溫度成正比,兩個比較器的輸出電壓則允許通過適當地設置溫度T=T.時的電壓值Vd(T)和匕⑴以及Mi與化的值,分別從溫度到  因此,Pd作為開/關LDO線性穩壓器的控制信號,可防止LDO穩壓器長時間工作在極高溫度的狀態下。

      熱關斷保護電路的功能框。4限流保護電路如所示,電流檢測電路可以瞬時地檢測流經功率傳輸管的輸出電流并且以一定的比率系數1/K將輸出電流信號反饋回來。隨著輸出電流的增大,反饋電流Ifb也會隨之增大。一旦輸出電流接近*大負載電流時,比較器正端的電壓便會大于Vrf而使比較器輸出為高,從而使NMOS管Mn1導通。接著PMOS管Mn2也會因為偏置的導通而開啟,于是功率傳輸管的柵端電壓被Mn2管拉到高,繼而被關斷。

      3版圖與后仿結果平臺下米用TSMC-0.35m-2P3M的CMOS混合信號工藝進行版圖設計和后仿真。版圖如所示,版圖在通過DRC和LVS驗證后在芯片輸入電源電壓為4. 2V,外接的輸出電容為2.2F,其等效串聯電阻ESR值為0.0m的條件下對系統進行后仿真。仿真波形如。

      系統版圖可見,整個電壓穩壓器可以驅動的輸出負載電流大于300mA,且當負載電流由0突變到300mA時,穩壓器輸出電壓的*大變化小于60mV.電源電壓抑制比在10kHz時仍能達到60dB以上。

      4結束語通過后仿真結果可看出整個系統的穩定性幾乎不隨著負載電流的增加而減少,對于低ESR的輸出電容也能保持穩定,在負載與輸入電壓突然變化時依然能夠保持穩定輸出而不會發生振蕩,達到了本設計目的。但仍然有許多不足之處有待完善,例如:如何使穩壓器在更小的輸出電容下保持穩定輸出;如何在保持大功率的輸出能力的時又能有效縮減芯片尺寸大小等問題。

    網友評論

    共有0條評論
    馬上注冊

    熱門資訊

    新婚娇妻KTV包间系列小说